Outils pour utilisateurs

Outils du site


communication_serie_electronique

Différences

Ci-dessous, les différences entre deux révisions de la page.

Lien vers cette vue comparative

Les deux révisions précédentes Révision précédente
Prochaine révision
Révision précédente
Prochaine révision Les deux révisions suivantes
communication_serie_electronique [2019/01/11 09:33]
bigMax ↷ Nom de la page changé de bus_communication_serie_electronique à communication_serie_electronique
communication_serie_electronique [2019/07/26 12:08]
bigMax
Ligne 1: Ligne 1:
-====== Les principaux ​bus de communication série utilisée en électronique ======+====== Les principaux ​protocoles ​de communication série utilisée en électronique ======
  
-===== Bus serie =====+===== Bus =====
  
-==== I2C ====+==== I2C: Inter-Integrated Circuit ​==== 
 +cf [[ https://​fr.wikipedia.org/​wiki/​I2C ]] 
 +  * Bus de communication synchrone 
 +  * half duplex 
 +  * débit faible ; dans le mode standard: 100 kbit/sec 
 +  * plusieurs master possibles sur le bus 
 +  * 2 fils pour la communication 
 +  * La synchronisation est efféctué par un noeud master. 
 +  * SCL: Serial Clock Line — Signal d'​horloge de synchronisation (généré par le master) 
 +  * SDA: Serial Data Line — Sortie du Master / Entrées des Slaves
  
-==== UART ==== +==== SPI: Serial Peripheral Interface ​==== 
- +cf [[ https://​en.m.wikipedia.org/​wiki/​Serial_Peripheral_Interface_Bus ]]
-==== SPI ====+
   * Bus de communication synchrone.   * Bus de communication synchrone.
 +  * full duplex
 +  * debit superieur à I2C
 +  * 1 seul master sur le bus
 +  * 3 fils pour la communication + 1 fil par slave.
   * La synchronisation est réalisée par l'​horloge du master.   * La synchronisation est réalisée par l'​horloge du master.
-  * MOSI +  * MOSI: Master Output Slave Input 
-  * MISO+  * MISO: Master Input Slave Output
   * 1 bit pour la selection du slave actif sur le bus (SS, CS, ...)   * 1 bit pour la selection du slave actif sur le bus (SS, CS, ...)
 +  * slave actif quand SS = 0 état logique bas
 +  * SCL: Le signal d'​horloge pour la synchronisation
 +
 +=== Exemple de nommage rencontrés pour chaque pins ===
 +SCL: SCK — Signal d'​horloge de synchronisation (généré par le master)
 +
 +MISO: SDI, DI, SI — Entrée du Master / Sortie du Slave
 +
 +MOSI: SDO, SDA, DO, SO — Sortie du Master / Entrées des Slaves
 +
 +SS: nCS, CS, nSS, STE, CSN — Bit d'​activation du slave (activé par le master)
 +
 ==== I2S ==== ==== I2S ====
  
 +===== Non Bus =====
 +==== UART ====
  
 {{tag>​documentation theorie_fondamentale}} {{tag>​documentation theorie_fondamentale}}
communication_serie_electronique.txt · Dernière modification: 2019/07/26 14:09 par bigMax