Outils pour utilisateurs

Outils du site


communication_serie_electronique

Différences

Ci-dessous, les différences entre deux révisions de la page.

Lien vers cette vue comparative

Prochaine révision
Révision précédente
communication_serie_electronique [2019/01/08 10:42]
bigMax créée
communication_serie_electronique [2020/07/25 11:14] (Version actuelle)
bigMax [UART]
Ligne 1: Ligne 1:
-====== Les principaux ​bus de communication série utilisée en électronique ======+====== Les principaux ​protocoles ​de communication série utilisée en électronique ======
  
-===== Bus serie =====+===== Bus =====
  
-==== I2C ====+==== I2C: Inter-Integrated Circuit ​==== 
 +cf [[ https://​fr.wikipedia.org/​wiki/​I2C ]] 
 +  * Bus de communication synchrone 
 +  * half duplex 
 +  * débit faible ; dans le mode standard: 100 kbit/sec 
 +  * plusieurs master possibles sur le bus 
 +  * 2 fils pour la communication "open drain" (collecteur ouvert) avec resistance de Pull-Up 
 +  * Nécéssite tout de même de partager une masse commune 
 +  * La synchronisation est efféctué par un noeud master 
 +  * Special START and STOP signals 
 +  * SCL: Serial Clock Line — Signal d'​horloge de synchronisation (généré par le master) 
 +  * SDA: Serial Data Line — Sortie du Master / Entrées des Slaves
  
-==== UART ====+Modes 
 +  * master transmit – master node is sending data to a slave 
 +  * master receive – master node is receiving data from a slave 
 +  * slave transmit – slave node is sending data to the master 
 +  * slave receive – slave node is receiving data from the master
  
-==== SPI ====+ 
 +==== SPI: Serial Peripheral Interface ​==== 
 +cf [[ https://​en.m.wikipedia.org/​wiki/​Serial_Peripheral_Interface_Bus ]] 
 +  * Bus de communication synchrone. 
 +  * full duplex 
 +  * debit superieur à I2C 
 +  * 1 seul master sur le bus 
 +  * 3 fils pour la communication + 1 fil par slave. 
 +  * La synchronisation est réalisée par l'​horloge du master. 
 +  * MOSI: Master Output Slave Input 
 +  * MISO: Master Input Slave Output 
 +  * 1 bit pour la selection du slave actif sur le bus (SS, CS, ...) 
 +  * slave actif quand SS = 0 état logique bas 
 +  * SCL: Le signal d'​horloge pour la synchronisation 
 + 
 +=== Exemple de nommage rencontrés pour chaque pins === 
 +SCL: SCK — Signal d'​horloge de synchronisation (généré par le master) 
 + 
 +MISO: SDI, DI, SI — Entrée du Master / Sortie du Slave 
 + 
 +MOSI: SDO, SDA, DO, SO — Sortie du Master / Entrées des Slaves 
 + 
 +SS: nCS, CS, nSS, STE, CSN — Bit d'​activation du slave (activé par le master)
  
 ==== I2S ==== ==== I2S ====
  
 +===== Non Bus =====
 +==== UART ====
  
-{{tag>​documentation theorie_fondamentale}}+{{tag>​documentation theorie_fondamentale ​max}}
communication_serie_electronique.1546940529.txt.gz · Dernière modification: 2019/01/08 10:42 par bigMax