communication_serie_electronique
Différences
Ci-dessous, les différences entre deux révisions de la page.
Les deux révisions précédentesRévision précédenteProchaine révision | Révision précédente | ||
communication_serie_electronique [2019/01/11 08:44] – [SPI] bigMax | communication_serie_electronique [2020/07/25 09:14] (Version actuelle) – [UART] bigMax | ||
---|---|---|---|
Ligne 3: | Ligne 3: | ||
===== Bus ===== | ===== Bus ===== | ||
- | ==== I2C ==== | + | ==== I2C: Inter-Integrated Circuit |
+ | cf [[ https:// | ||
+ | * Bus de communication synchrone | ||
+ | * half duplex | ||
+ | * débit faible ; dans le mode standard: 100 kbit/sec | ||
+ | * plusieurs master possibles sur le bus | ||
+ | * 2 fils pour la communication "open drain" (collecteur ouvert) avec resistance de Pull-Up | ||
+ | * Nécéssite tout de même de partager une masse commune | ||
+ | * La synchronisation est efféctué par un noeud master | ||
+ | * Special START and STOP signals | ||
+ | * SCL: Serial Clock Line — Signal d' | ||
+ | * SDA: Serial Data Line — Sortie du Master / Entrées des Slaves | ||
+ | |||
+ | Modes | ||
+ | * master transmit – master node is sending data to a slave | ||
+ | * master receive – master node is receiving data from a slave | ||
+ | * slave transmit – slave node is sending data to the master | ||
+ | * slave receive – slave node is receiving data from the master | ||
==== SPI: Serial Peripheral Interface ==== | ==== SPI: Serial Peripheral Interface ==== | ||
cf [[ https:// | cf [[ https:// | ||
* Bus de communication synchrone. | * Bus de communication synchrone. | ||
+ | * full duplex | ||
+ | * debit superieur à I2C | ||
+ | * 1 seul master sur le bus | ||
* 3 fils pour la communication + 1 fil par slave. | * 3 fils pour la communication + 1 fil par slave. | ||
* La synchronisation est réalisée par l' | * La synchronisation est réalisée par l' | ||
- | * MOSI | + | * MOSI: Master Output Slave Input |
- | * MISO | + | * MISO: Master Input Slave Output |
* 1 bit pour la selection du slave actif sur le bus (SS, CS, ...) | * 1 bit pour la selection du slave actif sur le bus (SS, CS, ...) | ||
- | * slave actif quand SS = 0 | + | * slave actif quand SS = 0 état logique bas |
+ | * SCL: Le signal d' | ||
+ | |||
+ | === Exemple de nommage rencontrés pour chaque pins === | ||
+ | SCL: SCK — Signal d' | ||
+ | |||
+ | MISO: SDI, DI, SI — Entrée du Master / Sortie du Slave | ||
+ | |||
+ | MOSI: SDO, SDA, DO, SO — Sortie du Master / Entrées des Slaves | ||
+ | |||
+ | SS: nCS, CS, nSS, STE, CSN — Bit d' | ||
==== I2S ==== | ==== I2S ==== | ||
Ligne 19: | Ligne 51: | ||
==== UART ==== | ==== UART ==== | ||
- | {{tag> | + | {{tag> |
communication_serie_electronique.1547196244.txt.gz · Dernière modification : 2019/01/11 08:44 de bigMax